请问$unsigned和$signed可以综合吗？谢谢

应该可以的呀！不过因为此语法是属于verilog-2001才加进来的，你使用的综合工具需要设置成verilog-2001才行吧！

不一定, 看synthesis tool.

现在综合工具会根据你定义的信号是signed还是unsigned来选择有符号数乘法器或者无符号数乘法器，

肯定可以综合，数字信号处理里常用，ise和quartus都用过，没有问题。