微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 以前看到过的一道题目,没有思路,大家讨论看看。

以前看到过的一道题目,没有思路,大家讨论看看。

时间:10-02 整理:3721RD 点击:

以前看到过的一道题目,没有思路,大家讨论看看。

1.
有一个A/D模块。一个模拟输入,产生一个16bit的数字输出。需要计算第t(t>=8)个时钟前8个输出的平均值。问需要多少的时序逻辑单元和组合逻辑单元?

简化的做法是一个减法、1个加法及一个移位。

3-bit counter
16+3 bit accumulator
16 bit HA for round function

只求每个时钟沿之前8个数据的平均值的话,
要怎么能实现把这8个数据之前的那一个数据减掉呢,
总不能让数据都在里边用寄存器打8拍吧。

average FIR filter. At least 8*16 DFFs are used. And other comb logic can be shared.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top