微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于delta-sigma 输出·······

关于delta-sigma 输出·······

时间:10-02 整理:3721RD 点击:
大家好··我看了网上很多CIC的设计····delta-sigma modulator输出的不是量化的0,1码吗? CIC的输入应该是一位的啊,网上很多代码都是N位的···为何啊!小弟菜鸟啊·~

同求...........

小编求救啊

均匀缺口那个法则么

delta-sigma  的輸出要 1 bit 輸出,
要看整個架構的規劃,越少bit 輸出就需要越快 clock。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top