微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > dump 出的波形debussy不认识

dump 出的波形debussy不认识

时间:10-02 整理:3721RD 点击:
我用vcs0606做verilog和vhdl的混合仿真时,dump出fsdb的波形,可是向nwave加时,报unconginized signal,
怎么回事,望帮帮忙。

经查将novas。vhd 加进来可以,可是还是不行。

再详细的描述一下,没看明白

debussy6.0
你好,。我找了很久 都没有找到 , 你能给我这个软件吗。?
debussy6.0  nlint  NCOMPARE。
谢了!

还没用过debussy
飘过

描述清楚一些!

用Verdi能看

你没有记录该信号

混合设计的fsdb波形dump,需要加载的debussy PLI和纯verilog设计是不一样的。
我试过verdi 2008.04的混合设计dump波形,发现存在一些bug,无法同时dump vhdl信号和
memory,在verdi2010.07版本中,这个bug得到了修正。
如果是混合设计,动态dump,需要设定LD_LIBRARY_PATH为vcs_mx_latest那个目录。
并在仿真时使用 -fsdb仿真参数。
静态dump,则需要在vcs仿真命令后,加上-P $VERDI_ARG
其中,$VERDI_ARG为 $NOVAS_HOME/verdi/share/PLI/vcs_mx_latest/$PLATFORM/novas.tab
$NOVAS_HOME/verdi/share/PLI/vcs_mx_latest/$PLATFORM/pli.o。

好像大家又遇到这个问题了!当年我也搞了好些天,结果自己搞定的。
debussy的文档什么的,好像没说!
当年问题今天解决吧!好久以前的了, 手头也也也没有试验环境,所以,现在有问题的那位兄弟自己去试吧!
记着当时设了个大小写就可以了,dump的什么东西都不用改的!
好像是什么ingnore uppercase 什么的!反正是有uppercase,你自己去preferences里找找!
只要你dump的有波形,其他都不用改,我记得就是简单的设个东西就行了!
不好意思,自己试试吧!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top