急！TestBench对输出口的状态定义

由于被测uut的几个输出口需要在接收信号并处理一段时间后才会输出高低电平，请问在此之前，我应该在TestBench中如何定义这几个输出口状态?是顶定义'U'吗?为何会出现如下警告信息?
Warning: There is an 'U'|'X'|'W'|'Z'|'-' in an arithmetic operand, the result will be 'X'(es).

不用的，你在testbench中把输出定义成wire就可以。不用任何赋值

谢谢二楼回复,我忘了说明TestBench是用VHDL写的,可以用wire吗?

VHDL应该没有wire吧?

把所有输出赋初值试试！