Technology Map Viewer与RTL Viewer描述电路不一样
时间：10-02
整理：3721RD
点击：
以下Code是一个接口电路中的一个DFF，
always @(posedge scl or negedge rstb)
begin
if (！rstb) dff0 <= 1'b1;
else dff0 <= isda;
end
用Quartus II 7.2综合后，查看Technology Map Viewer - Post-Mapping，为什么isda会经过一个COMB(NOT)后输入到dff的D端呢?而查看RTL Viewer描述的电路结构与Code所描述的一样。如果我故意将isda取反输给dff0，Technology中就不会出现COMB(NOT)，这是什么引起的呢?
always @(posedge scl or negedge rstb)
begin
if (！rstb) dff0 <= 1'b1;
else dff0 <= isda;
end
用Quartus II 7.2综合后，查看Technology Map Viewer - Post-Mapping，为什么isda会经过一个COMB(NOT)后输入到dff的D端呢?而查看RTL Viewer描述的电路结构与Code所描述的一样。如果我故意将isda取反输给dff0，Technology中就不会出现COMB(NOT)，这是什么引起的呢?
已经找到问题了,它在DFF的输出口加了个反相器,所以逻辑是对的.至于为什么综合出这样子的电路,就不是很明白了.
我觉得RTL只是一个简单的综合，而map确实结合这芯片结构来综合的，比如altera的FF他本身没有反向端口，所以要通过查找表来生成一个not门
技术视图是FPGA真实的实现，而RTL只是门电路结构