ASIC/FPGA功耗估算中的翻转率问题
时间：10-02
整理：3721RD
点击：
一个用FPGA实现的设计，计划移植到ASIC上。 FPGA用的是Altera的，计划先用Quartus的编译结果估算ASIC的功耗。
需要数据：
由LE估算出门数
RAM bit数
工作频率
翻转率
目前的问题是翻转率怎么进行估算，有没有大概的方法?
我看到有的估算工具给出典型值12.5%或者 25%，但芯片的动态功耗和翻转率貌似成正比，如果这个值给错了，误差就太大了。
需要数据：
由LE估算出门数
RAM bit数
工作频率
翻转率
目前的问题是翻转率怎么进行估算，有没有大概的方法?
我看到有的估算工具给出典型值12.5%或者 25%，但芯片的动态功耗和翻转率貌似成正比，如果这个值给错了，误差就太大了。
工具是可以计算翻转率的
具体的忘了，也没用过：）
你这个里面干扰太大。
用le估算门就已经不太精确了。
另外你只能用le换算有多少个等效门，比如nand2，但实际情况根本不可能都是nand2.
你这里的误差，可能就比那12.5的误差大了。
估算门数都要靠经验，估算功率就更没谱了。
ASIC中，精确的功耗评估，要靠反标仿真波形
要仿真才能估算