有哪位高手做过将Serdes加在FPGA中吗？

如题，请问哪位高手有这方面的经验?
用到串行解串器(SerDes)技术最多的就是以太网、PCI Express和RapidIO这三种高速串行标准，
那要是我想在fpga里面加个串行或解串器，感觉有点像要在fpga里写基本的传输协议了。比如像写以太网物理层/链路层的协议，是不是这样理解的? 小弟请教各位高手了。

自己写一个serdes是很难的。

不是有serdesI/O的ip么

自己写，小编大牛，敬仰啊

有IP CORE的。自己写，真是佩服小编

调用生成的IP CORE，具体使用参考手册。用起来还是有点麻烦的，比如复位的控制

真是何苦...

貌似serdes很难啊。

serdes是硬件，直接调用厂商的ip core就可以了，不必在劳神自己写了

在FPGA来说，不调用厂商IP，是无法自己写出来SERDES的，因为内部的数字信号处理，CDR和一些模拟电路，是无法用普通的verilog描述出来的。
如果是ASIC，那么也是属于Analog的部分更多一些，所以还是不能用verilog写。

调用altera的IP都有点麻烦，你还自己写...

長知識了。謝謝分享。

直接用quartus的IP CORE工具直接生成就行了，但配置参数有些烦索啊