微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 流水线技术是怎么降低功耗的呢?高人指点一二

流水线技术是怎么降低功耗的呢?高人指点一二

时间:10-02 整理:3721RD 点击:

流水线技术(PIPELINE)最早是用来增加处理器的主频,但对降低功耗也有很大好处。流水线把运算分成完成时间近似相等的n个步骤,第(i-1)级的运算结果作为第i级运算的输入,这样可以提高整个系统的吞吐量,从而可以降低电压以降低功耗。[attach]394770[/attach][attach]394770[/attach][attach]394770[/attach]

请高人解释一下上述语句以及图

降低频率,功耗就下来了!

http://bbs.eetop.cn/viewthread.php?tid=288808&highlight=
看一下这上面的 流水线与并行处理 你应该知道个大概啦



    谢谢啦!



   非常感谢!

没用流水之前,比如N秒钟完成一次操作。
使用流水之后,N级流水运行起来后,可以1秒钟完成一次操作。
最高运行频率和吞吐率都提高了,此时如果你不需要追求这么高的效能,可以适当降低其他参数。
其实如果这时候你保持最高频率,那你的功耗是提高了的。如果原来100MHz---10ns,提高后变成1GHZ---1ns,你增加了寄存器,频率又提高了10倍。动态,静态功耗都会上去。
但如果把频率或者电压降低,保持一个适度的运行频率,降低操作电压,最后功耗是有可能下降的。
动态功耗里面,电压是要做平方的,所以具体降低多少是需要计算的。
P_dyn=aCfV^2
另外对于一些工艺,需要权衡多出来的那部分静态功耗。
比如low threshold,2,30nm的工艺。



    学习,那流水线是增加功耗了照这么说的话



    thanks

流水线有可能增加面积,增加时滞。

流水线有可能增加面积,增加时滞。

到底增不增加功耗这个问题不重要,因为不同情况下,结果不一样。
需要具体问题具体分析,因为涉及到的参数较多。
还有一类结构,是并行结构。
把功能部分复制n份,然后功能部分的操作频率下降n倍,在入口,出口处用原来的高频分用,复用。
这些都是最基本的设计思想,功耗到底是高了还是低了,得看到底增加了多少器件,以及动态功耗和静态功耗在当前制程下的占比。

受教了,非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top