微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > time quest

time quest

时间:10-02 整理:3721RD 点击:
time quest
clk_96t 是模块里面的一个reg,
是分频时钟,要设置为generated clock
却发现在设置target 时候没有实体clk_96t 给选,
target 处改怎么理解比较好,看过资料还是不理解。
怎么办,望指点。

应该可以选择内部pin或者reference吧,可以试试

get_register

我承认我白痴了,不过现在解决了,谢谢了各位

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top