微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 您有见过这种指令吗?高手请进!

您有见过这种指令吗?高手请进!

时间:10-02 整理:3721RD 点击:
always @(posedge CLK200 or negedge LOCKED)
    if (!LOCKED)
      rst200_sync_r <= {RST_SYNC_NUM{1'b1}};
    else
      rst200_sync_r <= rst200_sync_r << 1;
   localparam RST_SYNC_NUM = 12;

主要是rst90_sync_r <= {RST_SYNC_NUM{1'b1}}不知道是什么意思?

没见过诶

这个语句的意思是把rst200_sync_r信号赋值为全1,因为这个信号的位宽是12位的,这个在localparam RST_SYNC_NUM = 12;定义!不明白的话建议看一下verilog的语法教程!

位拼接

位拼接ya

RST_SYNC_NUM应该是类似参数的东西,之前肯定有定义,比如说是4,
rst200_sync_r <= {RST_SYNC_NUM{1'b1}};就是说给200_sync_r赋值4'b1111;

rst200_sync_r默认值是12个1

学习了,小编

rst200_sync_r <= {RST_SYNC_NUM{1'b1}};
=>
rst200_sync_r <= {12{1'b1}};
=>
rst200_sync_r <= {12'hFFF}};

学习了!

TKS````````````

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top