微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus II没有时序分析报告

quartus II没有时序分析报告

时间:10-02 整理:3721RD 点击:
原来的工程还有时序分析报告的,我用了一次TimeQuest Timing analyzer之后时序分析报告就看不到了,察看只显示一个no paths to report。论坛里的帖子有一个2011年提的这个问题,还没有回答……求指导。

没有设置sdc约束吧,,,,,

sdc约束加了,最后删除了原来的工程,重新建了一个工程就好了。还是不明白为什么。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top