微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于用Verilog编程8255A的锁存缓冲器的问题求助

关于用Verilog编程8255A的锁存缓冲器的问题求助

时间:10-02 整理:3721RD 点击:

8255A中的ABC三个端口:

A具有一个8位数据输入锁存器和一个8位数据输出锁存缓冲器;

B具有一个8位数据输入缓存器和一个8为数据输入输出锁存缓冲器;

C具有一个8位数据输入缓存器和一个8位数据输出锁存缓冲器。

问一下这个输出锁存缓冲器,输入输出锁存缓冲器是怎么实现的,有没有个具体电路参考?

买本书就知道了撒



    什么书可以参考?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top