微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > scan chain一般多长比较好

scan chain一般多长比较好

时间:10-02 整理:3721RD 点击:
大家做DFT时,一般分几条CHAIN呢?

这个不是DC软件直接插进来的么

这个需要综合考虑,是牺牲面积还是牺牲可测试行。



scan chain一般在2百左右吧。
测试当然希望链越短越好,这样时间就短。但实际当中芯片没有那么多的管脚可以做SI、SO。
所以需要根据实际情况做好balance。



    scan chain是可以压缩的。


你指的mentor的EDT吗?压缩和chain长度有什么关系?

测试是希望scan chain越长越好,scan chain一般都是DFT设计的思想,是为测试服务的。



    DFT工具应该都提供吧,因为芯片的引脚是有限的,如果scan chain比较短, scan chain的数目比较大,引脚会不够用,这个时候需要对scan chain进行压缩(硬件电路),减少scan chain的数目。


压缩和链的长度没有关系。balance链是为了测试效率和覆盖率达到合适。
   
       
       


链很短也可以压缩到一样的channel数目。只是会损失测试覆盖率。
   
        
        

       
       

xiaocanmeng 说的很好,学习了,外部可配置的gpio口有限的话,scan-chain就自然变长,如果希望每个scan-chain变短,那么就压缩比变大,16个scan-in解压缩为300个子链,那么每个子链的ff数量就少,如果16个scan-in解压缩为100个子链,那么每个子链的长度增加3倍,根据实际情况进行平衡

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top