微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 模块连接问题

模块连接问题

时间:10-02 整理:3721RD 点击:
请问如果一个主模块可以同时输出两组数据,这两组数据可以分别连接两个子模块么?如果这两个子模块想和主模块共用一个时钟,可以直接连接么?谢谢
比如:
top_module ( . clk(clk)
                     .A(a)
                     .B(b)
                    )
sub_module_a (. clk(clk)
                        .A(a)
                       )
sub_module_b (. clk(clk)
                        .B(b)
                       )

当然可以
就是这么连接的

可以啊这样连接没有问题啊

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top