FPGA LVDS传输的问题

时间：10-02 整理：3721RD 点击：

spartan-6 对8bit 时钟速率为200M的数据做板间传输
用selectIo仿了一下，发送端并串转换后以差分形式送出，接收端串并转换的时候发现数据错位了，
不知道接收端字节怎么定界的，需要额外的逻辑做还是直接selectIO做。
另外时钟是如何传的，能不能像GTP一样直接恢复出时钟?