请教DCM和PLL
时间：10-02
整理：3721RD
点击：
CMT里的DCM和PLL具有类似的功能，且PLL具有更多优势和选择。那请问什么情况用DCM什么情况用PLL呢
DCM是Xilinx FPGA的时钟管理模块，靠数字延迟完成的；而PLL是Altera FPGA的锁相环，模拟的。不过现在高端的Xilinx FPGA也嵌入PLL。
那用这两个有什么区别吗?
我也有個疑問～我使用DCM但是輸出的clock是弦波～該怎麼變成方波呢?