微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于浮点运算的问题:

关于浮点运算的问题:

时间:10-02 整理:3721RD 点击:
关于浮点运算的问题:
浮点数的加,减,乘,除,如果不采用流水线结构的话,那么一般来讲是不是加减法所占用的逻辑资源最多,但是速度确实最快的?x
谢谢了!

请问小编,你的乘法是怎么做的?主要是阶码部分?有什么资料可以共享一下吗?先谢了!

我也想知道呀,救命呀,

加减乘除实际上都是加法,有控制的循环加而已。

我也想要浮点运算的资料呀

看看学习了先

我也要浮点运算的资料呀

有程序吗,可以分享一下吗?

乘法占用资源比较多吧,其他的还好一点吧

可不可以实现流水并行结构 那样就好了

理论上来说,浮点数加法所涉及的alignment和normalization要比浮点数乘法复杂很多(乘法没有alignment问题并且normalization只存在overflow1位的情况),但乘法的partial product生成要占用很多资源(booth encoder和AND门)。所以乘法和加法的速度相差未必很多,浮点数除法则要比加法和乘法慢的多了,因为除法需要迭代过程。

曾经在一个名字好象是opencores的网站上见过有开源的FPU ip core可以下载参考。

由于时序的问题,我需要非流水线的浮点数运算,不知有没有大侠共享一个,不胜感激

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top