微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Tetramax中定义时钟问题

Tetramax中定义时钟问题

时间:10-02 整理:3721RD 点击:
这里有人用synopsys的Tetramax做测试向量吗?
遇到一个问题: 在用后端P&R以后的网表做测试向量时,时钟如何定义?
有人说post-layout后的网表定义时钟要注意srobe时间,一直没弄不明白,哪位知道说说?
先谢谢啦。

gjhgj hgjhg

want to know also

可以看看帮助,也许有

想知道 +1

3Q

some one can tell you why

some one can tell you why

我现在是用tmax读取dft生成的spf文件,spf文件中就包含这些信息。所以你的关键是dft compiler 去做spf

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top