微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Modelsim的版本怎么回事

Modelsim的版本怎么回事

时间:10-02 整理:3721RD 点击:
刚刚还在用6.5e,ise13.1要求6.6d以上,论坛上有10了

不是6.1吗?

这么高级。

晕了,说是ise13.1正式支持win7 64bit,但是modelsim里面,又只有6.5支持win7 64bit,这个可怎么办

我用的还是Modlesim6.2b

我也觉得很奇怪,怎么出现了个10,有革命性变化?

MENTOR的东西直接从6.6跳到10了。

对这些有疑问的可以去浏览modulesim主页网站,modulesim10.0a真的出来了!

软件更新很快

ISE可以不用那么高的版本的

不是才6.5吗,怎么出了10.0?

现在最高是6.6把 10怎么出来了?

这两个之间没有必要关联吧,只是说ise支持那个系统嘛

我用的也还是Modlesim6.2b

lz说的对不对啊,我ise13.1和modelsim6.5关联,出现secureip库编译错误啊。具体如下:
**********************************************************************************************
*               Library                |  Lang   |  Mapped Name(s)   | Err#(s)  |  Warn#(s)  *
*--------------------------------------------------------------------------------------------*
*  secureip                            | verilog | secureip          | 1        | 0          *
*--------------------------------------------------------------------------------------------*
*  unisim                              | vhdl    | unisim            | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  unisim                              | verilog | unisims_ver       | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  simprim                             | vhdl    | simprim           | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  simprim                             | verilog | simprims_ver      | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  xilinxcorelib                       | vhdl    | xilinxcorelib     | 0        | 251        *
*--------------------------------------------------------------------------------------------*
*  xilinxcorelib                       | verilog | xilinxcorelib_ver | 0        | 4          *
*--------------------------------------------------------------------------------------------*
*  uni9000                             | verilog | uni9000_ver       | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  coolrunner                          | vhdl    | cpld              | 0        | 0          *
*--------------------------------------------------------------------------------------------*
*  coolrunner                          | verilog | cpld_ver          | 0        | 0          *
*--------------------------------------------------------------------------------------------*
这是不是版本问题造成的啊,我重装了个modelsim6.4 ,这个问题还是有啊,该怎么办呢。

真是很快啊,跟不上,

10.0,这个可能是按照年份命名的吧。10年出的?
我用的也是6.2b。

从6.6直接出10.0版本了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top