使用modelsim VHDL语言产生fsdb文件出错
时间：10-02
整理：3721RD
点击：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
library novas ;
use novas.pkg.all ;
ENTITY Top IS
END TOP ; 、
。
PROCESS
begin
fsdbDumpfile ("wave.fsdb") ;
fsdbDumpvars( 0 , TOP ) ;
WAIT;
END PROCESS ;
# ** Error: ../rtl/Top.vhd(163): Entity "top" cannot be actual parameter.
# ** Error: ../rtl/Top.vhd(163): Type error resolving procedure call "fsdbdumpvars".
在modelsim上边用vhdl跑仿真的时候，遇到这个错误，请问你知道是怎么回事吗?急！
USE IEEE.STD_LOGIC_1164.ALL;
library novas ;
use novas.pkg.all ;
ENTITY Top IS
END TOP ; 、
。
PROCESS
begin
fsdbDumpfile ("wave.fsdb") ;
fsdbDumpvars( 0 , TOP ) ;
WAIT;
END PROCESS ;
# ** Error: ../rtl/Top.vhd(163): Entity "top" cannot be actual parameter.
# ** Error: ../rtl/Top.vhd(163): Type error resolving procedure call "fsdbdumpvars".
在modelsim上边用vhdl跑仿真的时候，遇到这个错误，请问你知道是怎么回事吗?急！
搞明白怎么回事了，原来verilog的 fsdbDumvars跟vhdl的fsdbDumpvard有一点不同，就是双引号。
搞了我一下午郁闷死了。
还没用过vhdl dumpfile的童鞋们注意了，要 fsdbDumpvars（ 0 ， “top”）；
不要像我一样马大哈啦！
re
fsdb还可以设置dump成多个独立的文件
如果top是vhdl代码怎么写这句话
fsdbDumpvars( 0 , TOP ) ;
如果top代码是verilog写的，而top下面子模块是vhdl代码，怎么写打出fsdb波形的脚步?
$fsdbDumpfile (wave.fsdb) ;
$ fsdbDumpvars( 0 , TOP ) ;