constraint指令區別

时间：10-02 整理：3721RD 点击：

各位好，
DC constraint中的set_max_capcitance和set_load有甚麼區別?
另外為什麼不需要有類似set_input_cap的指令呢?
還望指教

1、set_load：将工艺库中定义的单位（通常为皮法）上的容性负载设置到设计的指定连线或端口。它主要在布图前综合过程中设置模块输出端口的容性负载和往连线上反标注布图后提取的电容信息。
2、set_max_capcitance：DRC命令之一，另外2个为set_max_transition、set_max_fanout。DRC通常在工艺库中设置并且由工艺参数决定，应确保这些规则，以免导致芯片不能正常工作。

楼上高手啊~正准备学DC~

上一篇：AvtS6LX9MicroBoard在使用lwip时出错？
下一篇：ISE与modelsim得结合问题

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：