I2S的SCLK与LRCK的疑问

I2S的SCLK与LRCK的疑问
例如取样率是48khz
bit位是24
那么用于SCLK的频率是不是就是=2*48*24=2034khz?
LRCK就是48khz
那么有个不清楚的地方就是
以左通道为例，使用i2s模式，从第二个开始，每个SCLK下降沿的地方会有个数据输出，那么当输出完24位数据后，其余的就不发送数据了?
在我读取一个wav格式文件，做数据并串转换的时候在周期的读取控制时序上是那个来实现呢?
芯片使用的是WM8731

    小编解决没呢? 我正在做I2S