cmos电路在翻转的时候有没有静态功耗？

cmos电路在翻转的时候有没有静态功耗?比如给一个反相器从0ns到100ns加上一个脉冲波形，测量功率是P1，而后输入端电压恒定，测量功耗P2，P2应该就是静态功耗了，但是P1包含P2吗，还是P1只有动态功耗呢?谢谢大侠指点迷津。

静态功耗总是存在的，动态功耗只有在器件翻转（0->1 or 1->0）的时候才存在。为了方便理解才将功耗分开为静态功耗和动态功耗之和

    我现在用90nm工艺采用hspice仿真一个类似存储器的电路，在翻转时的平均功率要小于激励稳定不翻转时的功率，百思不得其解o(╯□╰)o

cmos电路是没有静态功耗的, 所谓不翻转的时候的功耗是漏电流;而翻转的时候则又包含dynamic power和短路电流.

    那么翻转的时候没有漏电流吗?为什么我现在不翻转的功耗要大于翻转的功耗呢?

据我所知漏电流是一直存在的,翻转的时候的功耗一定是要大于不翻转的时候.
你的情况是不是测量方法的问题?

    我用的icfb画的电路，然后采用hspiceD仿真器生成网表，调用linux hspice 2008 仿真，感觉应该没啥问题。

漏电流在翻转到时候是有的啊

静态功耗在90nm一下的工艺中就需要重点考虑了

随着IC制作工艺的进步，尤其是在90nm一下的工艺，静态功耗比动态功耗高是很正常的事情，因为在90nm以下的工艺的漏电流比较大。

嗯，找到原因了，随着工艺下降，总体功耗虽然小了，但是漏电功耗却比重大了