关于FPGA后仿真的问题

各位大侠好！
   我在前仿的时候通过testbench直接给做模块内部的memory灌数进去运行，因为生成的BIT文件有问题，所以想做后仿真！
  但是怎么在做后仿真的时候通过testbench向内部的memory数呢?前仿真的代码已经不能使用了啊，架构层次都没有了?
  谢谢各位帮忙哈！

纠结好几天了，望大家不吝赐教！
谢谢！

我也想知道，顶顶顶

测试平台是可以复用的，如果是内部的RAM模块，前仿真是RTL代码，后仿真应该是网表，对于两者来说，接口上应该是不变的才是，否则你的验证环境就有问题，也许需要对RAM进行一层封装，把接口做统一，以便测试平台能够复用。

楼上的逻辑很对呀