用synplify生成的vqm文件在quartus中综合报错

我用的synplify生成的vqm文件，一直认为synplify综合比较严格啊～。我在综合时为了避免ram的错误，使用的是altera off模式。可是当此.vqm文件例化到一个项目中，在quartus中运行时，就抱了如下错误：port “xxx” cannot beconneted in primitive dffeas of ‘yyy’
xxx是vqm文件中一个例化子模块的端口；
yyy是vqm文件的名字，也就是top module
我想应该是两个工具综合有什么冲突。不知大家有没有这个经历～

没人理，呜呜呜。

不可能吧，我都不会的

谢谢，分享！

在.qsf中包含.vqm文件时,
要用set_global_assignment -name VQM_FILE
而不要用set_global_assignment -name VERILOG_FILE

Sorry各位，我犯了一个低级错误，在synplify_premier综合时和quartus时选用的器件相差太大--差不多的系列是可以的。 但是至于ram问题，要在implemetation option选择Altera off模式。