微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请问一个关于from to 约束的问题

请问一个关于from to 约束的问题

时间:10-02 整理:3721RD 点击:
在xilinx提供的timing constraints user guide中关于from to约束中,讲到对于from to约束,其建立时间裕量公式如下:
Tsu slack = constraint_requirement - Tclock_skew - Tdata_path - Tsu。这与同一文中所讲的period约束中的建立时间裕量计算公式不同。关于period约束中的裕量计算公式能够理解,这个计算公式不是很理解。向大家请教了。
其实主要是公式中Tclock_skew的符号问题,在period中这个符号是正,在这里变成了减号,有点不明白。

period约束公式怎么说的?

或者你不去看公式,直接看图,从一个寄存器的时钟采集时刻到下一个寄存器的时钟采集时刻,两条路径:数据走的路径花的时间减去时钟路径花的时间小于T

应该是加,时钟周期+偏斜 = Tco + 数据路径 + Tsu + 裕量

上一篇:请教PCIE_DMA的问题
下一篇:请教I2C

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top