微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 大家在做前端时有没遇到非要用异步设计的时候?

大家在做前端时有没遇到非要用异步设计的时候?

时间:10-02 整理:3721RD 点击:
我最近遇到不少,好像没有别的方法了,特别是一些做接口通信时,如SPI, I2C等。

接口一般都会有异步处理

SPI和I2C都是很低速的了,可以采用异步处理同步化。即,在接口处,采用高于接口信号的频率,进行OverSample,然后就是同步时钟内处理了,完成同步化过程。
实际上,高速SerDes也是采用类似,采用相位调整和时钟恢复,同步化采样进来,再做各种处理调整。

异步设计是很正常的。

我觉得异步复位非常必需,可以避免时钟不正常时,复位不成功!

一个设计中没有异步设计的时候 比较少吧
同步处理好了就行了哦

高速AD时怎么办?时钟50M

当然会遇到,只是看要如何处理而已



    这个FIFO解决

处理异步设计的思路就是同步化,这是最可靠的方法。

我最近也在做SPI,特别是SPI SLAVE的时候,好像非要用异步处理

异步设计还是很多的。尤其是在各种接口协议部分

要自己经验不是很早  最好fifo解决

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top