微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altra ip核

altra ip核

时间:10-02 整理:3721RD 点击:
我用的是quartus II 9.1 前段时间例化的生成的fifo IP核  工作正常,今天生成的Ip核,不管是什么器件,fifo IP ,ALTGX IP , ram IP 输出都是高阻!不只是怎么回事!求讲解?

没原码怎么解决?

没源代码怎么分析?

重装软件,哈哈

need ip licence

是不是IP过期了?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top