微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > layout得到的netlist与schematic得到的netlist不同,无法进行LVS

layout得到的netlist与schematic得到的netlist不同,无法进行LVS

时间:10-02 整理:3721RD 点击:
各位大仙,我在virtuoso中layout得到的netlist与schematic得到的netlist晶体管编号不同,在进行LVS时,报了许多错误,不知道该怎么改了,帮帮忙丫。

layout的之后的netlist是global的

这是Calibre的LVS吧
根据个人经验
这不是无法进行LVS
这就是LVS报错
而且由于错太多,导致MOS判断错误
你可能某些地方短路
或是命名不同

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top