微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera EP3SL340

Altera EP3SL340

时间:10-02 整理:3721RD 点击:
请教各位,Altera EP3SL340在逻辑使用量20%的情况下能跑到多高频率?

FPGA能跑多高频率不是由逻辑使用量决定的,而是有设计的时序好坏决定的!

这个道理虽是这样,但是逻辑量越多,越难以满足时序要求,特别是在多时钟域情况下

在逻辑资源使用较多的情况下,逻辑使用量会影响最后的布局布线进而影响时序
但是20%的使用量,基本就是取决于逻辑设计了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top