微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 发现Quartus II的一个BUG!

发现Quartus II的一个BUG!

时间:10-02 整理:3721RD 点击:
发现Quartus II的一个BUG!如果你在工程中加入了Signal Tap II,再把工程的目录文件夹名字改了,再打开工程,这时Signal Tap II去不掉,虽然在设置中取消了Signal Tap II,但编译时还是会占资源!Quartus II版本:10.1!

找到*.qsf文件,把这个sigaltap的文件给去掉

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top