微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > FPGA FANOUT请教

FPGA FANOUT请教

时间:10-02 整理:3721RD 点击:
FPGA综合上都说FANOUT过大会影响时序,但这个只是理论上的,多少才算大?大家有和高见

这个应高是援引到器件的驱动输出上去了,各种不同规格的器件与规格,肯定是不一样,看各自的特性吧,不在行,只能说到这里

对于像localbus address或data之类的信号,发现最后有时序不满足的,那就要考虑下fan_out的设置了,

这个应该只有经验值吧,而且不同的FPGA特性都不一样,不可一概而论的。要看自己的项目选择的FPGA型号经验来看了。你可以研究一下,不过一般的,觉得这个意义不大。

不同的FPGA的drvier strength是不一样的,所以fanout也不可能有统一的标准。

延时与fanout是不是成正比的哟?

工具的FANOUT默认设置一般都不会有问题的啦,超过这个设置会自动进行“寄存器复制”
要想获得通常对这个参数的设置数值,看看工具的默认设置吧

ddddddddddddd

上一篇:关于OPENRISC1200
下一篇:FPGA入门的开发板

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top