微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > DC综合过程中延迟时间的设置

DC综合过程中延迟时间的设置

时间:10-02 整理:3721RD 点击:
我想请教大家在DC综合的过程中
如何设置两个节点之间的延迟
比如说节点A与B之间的延迟设定为1ns
这个如何实现,请高手指点
谢谢了

set_min_delay
set_max_delay
个人认为让后端插入延迟比较好

dingyige..

恩,关注一下,今天看到这部分的内容,但是具体我忘了,明天看了书再给你解答吧



    能不能把具体的命令格式写一个例子示范一下
    还有按你的说的在后端加入的话又是怎么实现
    能详细说一下吗,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top