微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Altera DDR2 SDRAM IP性能测试

Altera DDR2 SDRAM IP性能测试

时间:10-02 整理:3721RD 点击:
我目前在做一个系统,采用Cylone III EP3C55+DDR2 SDRAM(MT47H64M16).为了测试DDR2带宽,在SPOC中建立了一个DMA,输入输出都来自DDR2,读取24M Byte,再写到同一个DDR2不同区域,用时间1365ms;如果用2个DMA,分别读不同区域的24M Byte,再写到同一个DDR2不同的不同区域,各自用时间2734ms,不知道这个速度怎么样?我感觉到不快啊!请各位讨论一下,这个速度对吗?应该怎么测?

算一下哈
1. 单个DMA: 24000000*8bit/1365000000ns=0.141bit/ns,就是141Mbit/s,你看自己DDR2的指标是否能达到要求的速度咯。
2. 双DMA: 自己算咯。
两个DMA和单个DMA不一定两个就快啊,这取决于DDR的运行速率。

感觉不快,按楼上的方法算一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top