微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教:FIFO的写时钟可以为非周期信号吗?

求教:FIFO的写时钟可以为非周期信号吗?

时间:10-02 整理:3721RD 点击:
我现在做的工程里面需要用到异步FIFO,因为输入是对接收解码,所以不确定到达时间。所以写入FIFO的时钟可不可以根据到达信号来设置上升沿来写入呢?请大虾们指教啊,不甚感激!

不明白,为什么不是对读写信号做控制呢?时钟始终是一个,但读写信号可以不规律啊!


小弟对FIFO不是很明白,我想问一下:
    如果在写时钟上升沿不给它准备写入数据的话,那么是写的是上次赋给的写入数据吗?如果不是,写指针会增加吗?谢谢!

除非用了门控,不然时钟是停不了的。
FIFO都有写使能、读使能信号,没有写诗能的时候,即使有写时钟,数据也不会被写入。

直接仿真看看吧,先写进去,再读出来,对比一下数据就知道了~

时钟不变,通过写使能信号来控制数据的写入

用时钟加使能来实现,一般来说不会用你说的那个信号直接实现,虽然可以这么做

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top