微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > Quartus中利用FFT的IP核无法仿真出数据波形

Quartus中利用FFT的IP核无法仿真出数据波形

时间:10-02 整理:3721RD 点击:
在Quartus中调用FFT的IP核,用的器件是cyclone 3,手册上说3代得ip核是preliminary的,时序仿真有点问题,不知道这是怎么回事。自己用的是streaming的结构,ready,valid,sop,eop也都加了,但是就是没有fft数据出来。仿真时间也足够长,采用64点,512点都试过了,时序仿真的时候报warning:
Warning: Can't display state machine states -- register holding state machine bit "|fft_test|FFT:inst|asj_fft_sglstream_fft_72:asj_fft_sglstream_fft_72_inst|fft_s1_cur.last_input" was synthesized away
Warning: Can't display state machine states -- register holding state machine bit "|fft_test|FFT:inst|asj_fft_sglstream_fft_72:asj_fft_sglstream_fft_72_inst|fft_s1_cur.check_dav" was synthesized away
Warning: Can't display state machine states -- register holding state machine bit "|fft_test|FFT:inst|asj_fft_sglstream_fft_72:asj_fft_sglstream_fft_72_inst|fft_s1_cur.write_input" was synthesized away
Warning: Can't display state machine states -- register holding state machine bit "|fft_test|FFT:inst|asj_fft_sglstream_fft_72:asj_fft_sglstream_fft_72_inst|fft_s1_cur.wait_for_input" was synthesized away
还有好几个这样的warning,不知道大家遇到没有,求高人解答

状态机没有启动,也就是fft没有进行咯,当然没有数据了。



    那如何启动状态机呢,我的输入波形可是严格按照仿真要求来的

细细检查它的每一个时序吧,可能你漏掉什么东西。

每次都是自己写的,当然调用ip核是最简单的方法

小编解决了吗?我一出现同样的问题!请教一下:qq498805324

学习学习

观察fft输出的error信号,看对应的错误代码

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top