综合后仿真的vsim-3722和vsim-3017错误是怎么解决的呢？
时间：10-02
整理：3721RD
点击：
做了一个精简的CPU，综合后仿真时出现了下面的错误提示。我已经编译了工艺库的.v文件，门级网表.v和testbench。求指点。多谢了。
Warning: (vsim-3017) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(150): [TFMPC] - Too few port connections. Expected 5, found 4.
# Region: /RISC_CPU_tb/uut/add_360
# ** Warning: (vsim-3722) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(150): [TFMPC] - Missing connection for port 'CO'.
# ** Warning: (vsim-3017) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(153): [TFMPC] - Too few port connections. Expected 5, found 4.
# Region: /RISC_CPU_tb/uut/\FB_addr_reg[4]\
Warning: (vsim-3017) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(150): [TFMPC] - Too few port connections. Expected 5, found 4.
# Region: /RISC_CPU_tb/uut/add_360
# ** Warning: (vsim-3722) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(150): [TFMPC] - Missing connection for port 'CO'.
# ** Warning: (vsim-3017) D:/Program Files/Modeltech_6.2b/moetanhua/RISC_dc_sdf/RISC_CPU_dc.v(153): [TFMPC] - Too few port connections. Expected 5, found 4.
# Region: /RISC_CPU_tb/uut/\FB_addr_reg[4]\
这个warning表示你内部模块的IO链接少了，如果formal可以过的话，那么应该是内部模块的某个IO信号被综合优化掉了，没关系，warning报告给你只是表明它做了优化，你需要检查这个优化是否会有致命的错误，是否不应该被优化掉。