微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 异步SRAM(如61LV256 )可以连写(背靠背写)吗?

异步SRAM(如61LV256 )可以连写(背靠背写)吗?

时间:10-02 整理:3721RD 点击:
请问那种最古老的异步SRAM(没有时钟的,如IS61LV256AL )可以连写吗?
也就是把片选CE, 写信号WE 和OE置低  , 然后每个周期(20M)变化一次写入的地址和写入的数据。
连读呢?  谢谢大家的回复~



    可以的啊

学习学习!

对异步RAM不了解。

可以的,我就是这么做的连续读写,注意不要超过sram读写速度就行

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top