关于FPGA的引脚DEV_OE问题

时间：10-02 整理：3721RD 点击：

在芯片说明书上，DEV_OE如果保持默认配置，那么就可以将其当作一个普通的user I/O来处理，我在使用时发现此引脚上的电压值恒为低电平，网上有人介绍说此引脚是open drain配置的，但是芯片说明书上并没有这种说法，不知道各位是怎样理解的呢?各位有什么资料可以分享一下，hziqi2003@gmail.com，呵呵，谢了。

我也很想知道

上一篇：ise 10.1 FIFO ip 核应用求助
下一篇：做数字前端都应该学些什么呢？

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器