微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助!关于Technology Map视图

求助!关于Technology Map视图

时间:10-02 整理:3721RD 点击:
map的时候优化掉了吧,好好检查map报告吧。

RTL viewer  是按照RTL代码生成的;而Tec viewer 是FPGA综合、布局布线后生成的。后者会对原先的RTL代码进行优化,信号打平,名称也会变化,但是不会改变原先电路的功能。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top