微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > altera fpga配置的问题

altera fpga配置的问题

时间:10-02 整理:3721RD 点击:
Altera 的FPGA在用JTAG配置SOF文件的时候,示波器并没有检测到nCONFIG拉低的过程,但是CONFIG_DONE和nSTATUS都被拉高了,FPGA所有的IO口都处于高电平状态,帮忙分析一下,可能的问题出在哪里?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top