关于DDC112的管脚dvalid，到底是怎么回事？

我最近在做DDC112的接口，从它的器件资料里读出信号管脚dvalid是从DDC112输出到FPGA的，但写好后用逻辑分析仪看它只有高电平，和期间资料上说的不同，关键的是还有其他的信号管脚是靠它来触发的。
请问各位有没有碰到这种情况的，告诉一声，先谢了！

thanks for sharing

我也在研究这个