请教两个关于DC的问题

1 我的综合中带有pad，但是对pad是否需要做特殊的约束；
  我没有做任何处理下compile_ultra报告如下：
  report_timing 中提示pad 的电容6.77pf， Incr 21.24ns；
  report_constraint  max_transition 出错；
2 我的设计中带有EEPROM，有控制模块与其接口，对此eeprom是否需要做特殊处理，如何约束；谢谢。

你要给PAD设置一个load吧

PAD本身并不需要综合时加什么设置，但你设置一下set_load和set_drive，使DC知道你的芯片外部驱动能力的情况。

對input pad來講不需做任何處理
但是out pad需要考量到drive能力與外部的loading
這些數值可以在dc時加進constraints裡讓dc做最佳化
一般Memory如果是放在晶片內部就是為macro的處理，只需在dc時放進其library，並在apr時注意其power ring及其訊號接即可
若是memory跟晶片做sip的話，這memory的作法就跟一般晶片作法一樣
但是設計此晶片時還須考量對memory的訊號推動能力

设置一下set_load和set_drive

谢谢各位的解答，我试试。