微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 使用门控时钟RTL级的CODE需要做什么?

使用门控时钟RTL级的CODE需要做什么?

时间:10-02 整理:3721RD 点击:
看资料的时候,大多数都是说门控时钟在综合或布局布线的时候进行处理。一直有点不明白的是,如果使用门按时钟RTL级编码时需要注意什么?有什么特别的要求吗?

好像是说门控时钟最好讲控制逻辑转移到enable上吧,不要直接在clock上加控制逻辑

我的理解是这样的:
现在门控时钟都是交给工具或者后端人员去实现的,前端的设计人员只要加上使能信号就可以了。
不知道对不对,希望大家指教!

是指时钟电路尽量不要自己搭而要使用库中的gating cell吗?

不懂学习中。

Normally, I didn't care gate clcck when writing RTL. I use power compiler to implement it.

希望 高手指导

DC在综合的时候有对应的命令,如果library中有对应的门控单元,则会根据你给的约束选择是否采用门控单元。man set_clock_gating_style看看。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top