微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 怎么办?ise 10.1调用不了IP核

怎么办?ise 10.1调用不了IP核

时间:10-02 整理:3721RD 点击:
不管是什么核都会出现一下警告:
The chosen IP does not support a Verilog behavioral model, generating a Verilog structural model instead.
Default charset GBK not supported, using ISO-8859-1 instea
我试过重新建工程和重装ISE,都不行,有人遇到过这样的情况吗?怎么解决的呢?感激不尽!

go to:
project -> project option -> tab generation -> Simulation files -> Structureal (instead of Behavior)

da che tong wen

3楼说的方法是正确的

请问什么意思?看不懂
3# zz8318

但是我装的10.1,并没有project option这个选项啊请问? 2# wangdaran

不懂。有待加精!

重新用coregen生成,但注意选项,2楼正解

同问一下,为什么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top