亚稳态到底有多严重？

大家好：
      最近在做一个USART设计的时候遇到了很多异步电路的情况，我在想到底亚稳态到底有多严重，真的有必要每个异步接口都要考虑去亚稳态吗?
      以前我设计了一个IIC,接口忘了考虑亚稳态的问题，在FPGA验证的时候也没啥问题。我看有的书上说亚稳态只是一个概率的问题，可能多长时间出一次，那这个亚稳态到底有多严重。
    有没有高手做过USART的，指点下，同步主或从，接受或发送，到底用不用切换时钟啊，是不是只用波特率时钟就可以满足。

自己顶一下！

没多严重，顶多电路失效而已。

我觉得问题还是挺大的。不过我还没有深入研究这个

看你所处的环境，如果是信号变化的速率较快，或者是脉冲信号，那需要考虑；
如果是比较慢，且是单BIT信号的话，都可以直接赋值的，（直接打两拍就是标准的操作了，更省事）

恩，应该是两时钟频率相差过大的时候或频率间成某种比例关系的话，需要进行特殊的处理，
如果是慢速的异步电路的话，直接做成用同步寄存器打两拍，基本的亚稳态都不会太严重。

异步电路还是要考虑这个问题，不能掉以轻心。
否则出了问题，就是比较严重的。

I2C才几百K的速率。

没有遇到这个破问题，但是应该要避免的

应该要避免的啊

    关键是根本没办法避免，没办法避免异步电路，亚稳态应该能避免，可是用什么方法呢，能说下嘛?

亚稳态不做妥善处理，会是很难debug的现象. 因为它难以复制, 偶而又会让电路乱掉

肯定要避免的

这个需要学习

亚稳态是没法避免的吧?只能尽量减小出现的概率

怎样解决亚稳态问题?

确实是概率问题，  我做sdram controller的时候 datapath 上亚稳态没处理好， 真正上fpga大概跑十小时才会发生错误， 不过错误导致系统崩溃死机， 严重不严重看你用在哪

亚稳态确实无法避免，只能减少发生的概率