微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 谢谢各位帮忙 关于quartus综合时资源消耗的另一个问题

谢谢各位帮忙 关于quartus综合时资源消耗的另一个问题

时间:10-02 整理:3721RD 点击:

单击看大图




图片中logic utilization的报告,其中Combinational ALUT/register pairs used in final Placement的含义我已经明白了,
但途中划红线的两处的含义我就不是特别明白了,有一个还是负值啊,希望高手不吝赐教,小弟先行谢过

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top