微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教有关MAXDELAY的问题

请教有关MAXDELAY的问题

时间:10-02 整理:3721RD 点击:
设计中遇到时序问题,纠结了N久,最后用到了MAXDELAY这条约束解决,但是具体原因还不明。
查阅了一下,是指这条网线从source pin 到 load pin的最大时延不超过 time values。
但是还是不咋明白,不知道用过的前辈们能不能详细地讲讲,有关的知识,使用的情况等,多谢!~

maxdelay应该是用于组合逻辑,从input pin到output pin的延迟约束。
不是很清楚,你的问题在哪里?




设计需要满足上述时序,三条线均为输出,其中第二条线为选通线,其实也可算是类似ODDR的输出。
但是时序一直不好,最后添加了语句:
NET "select" MAXDELAY = 0.5ns ;
满足了要求。
-----------------------------------------------------------------------------------------
但是由于没有接触过,之前时序不对的具体原因并不清楚,添加修改后也不明白是为啥,可以确定的是
MAXDELAY使得select网线满足了与时钟之间的timing requirement,而之前是不满足的,可能表述
不清楚,有没有同志能具体讲讲这方面的呢?
多谢多谢!

顶一下。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top