关于ISE中component switching limit error

各位大侠，最近我把工程从sparton3移植到sparton6上面，看静态时序分析报告的时候，提示有component switching limit error，这个什么意思呢，为什么会有周期限制呢，以前没碰到过。
时序分析报告见附件。

比较典型的是一些PLL会报告这样的问题。
因为PLL会随着器件不同而不同，假设，spartan3的PLL，最低频率是20兆，但是换到spartan6上了之后可能就是30兆了。我只是举这个例子，虽然不恰当，但是你检查一下你PLL的输入和输出频率是否满足目标器件的要求吧，看看spartan6的AC特性说明。

好的，非常感谢acgoal ，我仔细看一下。